CDC's diferencias entre PLD's y FPGA's

[gaelin31]

Hola:
Tengo que hacer un diseño de un circuíto aritmético digital sencillito en VHDL (basicamente estoy usando un registro de entrada, uno de salida y un circuíto aritmético) pero tengo que optimizar los diseños para PLD y para FPGA. La verdad es que no tengo muy claro como hacerlo y lo que he encontrado por internet tampoco me lo ha aclarado completamente. ¿Alguien me podría aconsejar sobre la forma de programar y que tipo de sistemas digitales usar para realizar la programación?.
Muchas gracias

 

[betodj]

En lo personal se me hizo más facil utilizar el Wincup para realizar la programacion (uso de comandos y sentencias para realizar una tarea) de los PLD. Debes recordar que hay gran variedad de PLD´s dependiendo de su aplicacion ejemplo La GAL, PLA,FPGA. etc. Otro factor importante es, si tu diseño requiere de memoria + combinacional (uso secuencial o de registro F-F)como la GAL 22v10. O de uso combinacional (sin memo)como la GAL16v8
Te recomiendo q´empieces haciendo pequeños problemas de programacion como el tipico "funcions logicas AND, OR, etc usando PLD" para familiarizarte con los topicos (sintaxis) de la programacion VHDL.( ver tambien ABEL)
El mismo programa te mostrara los posibles errores. (recuerda que t creara varios tipos de archivos .DOC.;.JDEC, etc .
Una vez listo el programa solo basta copiarlo en el "programador universal" e insetrtar en la ranura corrspondiente el chip a programar.
investigo como subir informacion. ¡Un saludo y animo¡

 

[gaelin31]

Nosotros estamos utilizando el ISE11 de xylinx y usamos en PLD la familia coolrunner 2 y en FPGA la spartan 3. El tema es que no sabemos como adecuar el circuíto aritmético en cada caso para optimizar el tamaño. Lo único que se me ocurre es usar una memoria RAM en el caso de las FPGA y usar un registro en el caso de los PLD. ¿Sería por ejemplo esto una medida útil? ¿Como podríamos optimizar luego el tema de los circuítos aritméticos?(tenemos un sumador y un multiplicador).
Muchas gracias