hola amigos de esta gran comunidad mi consulta es la siguiente: estoy trabajando en el diseño de un circuito de telemetría digital, pero este consta de un circuito de muestreo y retensión que le informa a un ADC cuando tomar una muestra de Vanalog...
bueno el transistor BJT se desactiva por 10us y permanece activo por casi 70ms,,, al estar activo el BJT el voltaje de compuerta en el mosfet es 0v y por tanto no se satura, ahora, cuando ocurren los 10us el BJT entra en corte y manda 15V en la terminal de compuerta del mosfet llevandolo a saturacion y con esto mandaria una muestra de Vanalog al ADC que esta mas adelante....
bueno, la simulacion la estoy realizando en ISIS y lo que veo es que todos los mosfet tienen unida la terminal de sustrato a la de drenador...
y a 5V
, me imagino que los 5V indica que para que el mosfet tipo enriquesimiento se active en la compuerta deben de haber mas de 5V,,, bueno espero me puedan ayudar, y talvez de paso me aclara que es ese capacitor de alta Q... saludos colegas 

bueno el transistor BJT se desactiva por 10us y permanece activo por casi 70ms,,, al estar activo el BJT el voltaje de compuerta en el mosfet es 0v y por tanto no se satura, ahora, cuando ocurren los 10us el BJT entra en corte y manda 15V en la terminal de compuerta del mosfet llevandolo a saturacion y con esto mandaria una muestra de Vanalog al ADC que esta mas adelante....
bueno, la simulacion la estoy realizando en ISIS y lo que veo es que todos los mosfet tienen unida la terminal de sustrato a la de drenador...
Última edición: