Ayuda Divisor de Frecuencias JK

[dmcadena]

Buenas noches..
Lo que sucede es que necesito realizar un arreglo mediante flipflops jk que me divida una frecuencia de 50MHz a 1 Hz EXACTO ... hice un arreglo con 26 flip flpos pero necesito, si es posible conseguir mayor exactitud .... gracias por su atencion

 

[cosmefulanito04]

Con flip-flop no creo que puedas, ya que la frecuencia no es base 2 y como unn flip-flop divide por 2 la frecuencia no podes obtener 1Hz. Es decir:

[LATEX]N_{flip-flop}=\frac{\log(50.10^{6})}{\log(2)}=25,57[/LATEX]

Por eso necesitaste 26 flip-flop y por eso no te da 1Hz justo.

Una alternativa (encima más practica que 26 f-f), es usar 6 contadores módulo 10 y un contador módulo 5.

Los módulos 10 los podés conseguir como BCD natural y el módulo 5 lo podés hacer vos con un par de compuertas.

 

[gerardosoen]

Si con ff si se puede pero vas a necesitar muchas protos que no creo que tengas... la opción es la de los contadores checa los 74ls90 74ls190 74ls192 esos te ayudaran

 

[chclau]

Esta es una aplicación que pide a gritos usar un CPLD en vez de tantos contadores.

 

[cosmefulanito04]

O en realidad usar un cristal más acorde a lo pedido, 50MHz es mucho para bajarlo a 1Hz, te va a salir más barato un cristal de 32,... kHz + 1 contador de 14bits + f-f, en comparación a la cantidad de contadores necesarios ya mencionados antes.

Si con ff si se puede pero vas a necesitar muchas protos que no creo que tengas

¿Sin contadores en el medio? ¿cómo?

 

[dmcadena]

Muchas gracias por responder .. el circuito no es para montar en protoboard sino en fpga, tengo ya los contadores de diez pero no se como hacer el de cinco, el de diez lo hice como un contador descendete no se si para el de cinco debe ser.igual o como se hace... muchas gracias por su ayuda

 

[chclau]

Si es dentro de un FPGA, no es más simple que lo hagas en Verilog, o VHDL? Es instanciar un contador de 50 millones.

 

[cosmefulanito04]

Incluso ¿no podrías hacer un proceso con un delay?

 

[dmcadena]

muchas gracias a todos por su ayuda, logre solucionar mi problema (sin usar vhdl porque aun no me han enseñado jeje) la manera con la que pude obtener 0,99 s fue usando un divisor de frecuencia con 24 ff que me da una frecuencia a la salida de 2.98 aproximadamente, luego le conecte un mod 3 y asi obtuve 0.99 s en la salida.