Buenas tardes, repetados foristas, les pido su ayuda una vez más.
Debo establecer la tensión de estrangulación, Vgsoff y la Idss del JFET 2N5459, que es de canal N.
Mi problema es que veo en la tabla de la hoja comercial que para el 5459 la Vgs off va desde -2V hasta -8V, y la Idss de 4mA a 16mA, hice los promedios de cada una de las magnitudes, partí de 10mA y -5V y empecé a trabajar en el circuito de polarización.
Como saben, debo hallar que la solución positiva de la ecuación cuadrática para el valor de RD y que me de positiva y menor que la K1(la resistencia total de la malla D-S) que me determina la IdsQ al dividir la tensión total en estas resistencias por los valores de ellas mismas(RD yRS, con RD>RS). si RD es mayor a esa RS+RD no es posible trabajar en ese punto, pero con los promedios que usé no me da nada.
Vi un ejemplo, lo desarrollé y mecanicé , mas se me dijo que con Vgs off e Idss es suficiente, sólo que no sé cómo plantearlos y en simulación está terrible, ni me acerco a los resultados en papel.
Por favor alguien podría sugerirme un método para lograr establecer Idss y Vgsoff de un JFET a partir de la hoja comercial e dentificar cuando el transistor no puede trabajar en ese puntoQ.
Gracias de nuevo.
Debo establecer la tensión de estrangulación, Vgsoff y la Idss del JFET 2N5459, que es de canal N.
Mi problema es que veo en la tabla de la hoja comercial que para el 5459 la Vgs off va desde -2V hasta -8V, y la Idss de 4mA a 16mA, hice los promedios de cada una de las magnitudes, partí de 10mA y -5V y empecé a trabajar en el circuito de polarización.
Como saben, debo hallar que la solución positiva de la ecuación cuadrática para el valor de RD y que me de positiva y menor que la K1(la resistencia total de la malla D-S) que me determina la IdsQ al dividir la tensión total en estas resistencias por los valores de ellas mismas(RD yRS, con RD>RS). si RD es mayor a esa RS+RD no es posible trabajar en ese punto, pero con los promedios que usé no me da nada.
Vi un ejemplo, lo desarrollé y mecanicé , mas se me dijo que con Vgs off e Idss es suficiente, sólo que no sé cómo plantearlos y en simulación está terrible, ni me acerco a los resultados en papel.
Por favor alguien podría sugerirme un método para lograr establecer Idss y Vgsoff de un JFET a partir de la hoja comercial e dentificar cuando el transistor no puede trabajar en ese puntoQ.
Gracias de nuevo.
Última edición: