Producto de estudiar minuciosamente la fuente de corriente constante comúnmente conocida como “Ring of two” y, a raíz de que en la red o en bibliografía no he encontrado suficiente información al respecto (más que alguna que otra pauta empírica de diseño en la página de Rod Elliott), me dispuse a tratar de encontrar una forma sistemática de optimizar alguno de sus parámetros de funcionamiento típicos, como ser: variabilidad de la corriente de salida en función del voltaje de la alimentación, variabilidad de la corriente de salida en función de la temperatura circundante del circuito completo, PSRR, variabilidad de parámetros con el hFE de sus transistores, etc.
En este camino de búsqueda lo que creo encontrar es:
1) Que la forma empírica de dimensionamiento de ciertos componentes sugerida por Rod Elliott se ajusta bastante bien cuando los valores de hFE de ambos transistores se encuentran en torno a unos 100. Él sugiere que por la resistencia que polariza la base del transistor de salida (el más inferior en los esquemas) debe circular una corriente de entre 10 a 20 veces mayor que la corriente que circula por la base de ese mismo transistor. Personalmente, pude comprobar en las simulaciones que tomando unas 20 veces más de corriente por esa resistencia hace que la variabilidad de corriente de salida con el voltaje de alimentación sea la menor posible (para un rango de voltajes entre los 16 y 27 V aprox.), siempre y cuando los hFE de ambos transistores sean en torno a unos 100. Con otros valores de hFE para ambos transistores, la menor variabilidad de corriente con el voltaje de alimentación no se consigue ya con esas relaciones de entre 10 a 20 (por lo general y hasta ahora probado en simulaciones, hay que aumentarlas bastante por encima de 20, si los hFE son mayores a los 100).
2) Un cambio proporcional hacia valores menores en el hFE del transistor inferior empeora más significativamente el PSRR que el dado con el mismo cambio proporcional pero hacia valores mayores en el hFE
3) Un cambio proporcional hacia valores menores en el hFE del transistor superior empeora más significativamente el PSRR que el dado con el mismo cambio proporcional pero hacia valores mayores en el hFE
4) A altos valores para la resistencia inferior, mayores variaciones de corriente de salida con la temperatura. Posiblemente se incremente el ruido eléctrico también, aunque esto último no lo he simulado.
5) Hay un valor óptimo para la resistencia inferior, para obtener las menores variaciones de corriente de salida con el voltaje de alimentación. Hay que aclarar que con ese valor de resistencia óptima no se logra, simultáneamente, menores variaciones de corriente de salida con la temperatura.
6) Si bien las variaciones de corriente de salida con el voltaje de alimentación y con la temperatura tienen distinto coeficiente de variación (positivo con la alimentación y negativo con la temperatura), son fenómenos que no se compensan directamente por ser de distinta naturaleza. De todos modos, pueden existir mecanismos de compensación indirecta, parcial y momentánea (que dependerá de cada caso específico).
7) Es una etapa que funciona mejor a mayores voltajes de alimentación. El PSRR aumenta con el voltaje de alimentación (en forma muy similar al efecto descripto para el hFE de ambos transistores bjts) y la corriente de salida va creciendo en menores proporciones posteriores en la medida que aplicamos un mayor voltaje de alimentación (esto último sugiere que podemos dimensionar al circuito para un relativo bajo rango de voltaje y finalmente emplearlo para un rango mayor, atendiendo a las limitaciones de los transistores y los componentes externos).
8) En la práctica, es un sistema sensible y da resultados medianamente aceptables por su simpleza.
9) Implementando similares etapas en cascada, se mejora notablemente su desempeño. He comprobado en la práctica hasta un número máximo de tres etapas con más que excelentes resultados (empleando 6 transistores).
Simultáneamente, se me ocurrió contrastar los resultados de esta opción con 2 bjts PNP contra una variante (que no la he visto implementada hasta ahora) compuesta de 1 bjt PNP + 1 mosfet de canal P. Ver figura adjunta.
Lo sorprendente es que la variación de corriente de salida con el voltaje de alimentación es sensiblemente inferior al primer caso: unas 8,89 veces menores aproximadamente con el mismo rango de variación de alimentación y bajo semejante corriente promedio de salida (alrededor de 7,75 mA). Ver curva roja (nueva opción) contra curva verde.
Lo sorprendente, también, es que la variación de corriente de salida con la temperatura es sensiblemente inferior al primer caso: unas 8,25 veces menores aproximadamente con el mismo rango de variación de temperatura y bajo semejante corriente promedio de salida (alrededor de 7,75 mA). Ver curva roja (nueva opción) contra curva verde.
El PSRR es 19,12 dB mayor al primer caso (entre 1,6 Hz y hasta un poquito más de 10 KHz y, todo sin condensadores de bootstrap!!!). A los 160 KHz esa diferencia se reduce a 12,98 dB (lo cual sigue siendo muy bueno!!!). Tendría que hacer el análisis de pequeña señal para ver a qué responde específicamente (en función de qué parámetro externo y/o interno lo podemos predecir).
Cuando comparamos ambos circuitos adicionándoles condensadores de bootstrap en valores crecientes, la respuesta final de ambos tiende a ser semejante. Sólo se diferencian en baja frecuencia, donde la nueva opción requiere de menores capacidades para mejorar el PSRR.
Como característica dinámica de estas dos fuentes de corriente constante puedo decir:
Para la implementada con 2 bjts: su impedancia media es de 1.954.229,04 Ohmios con mínimo de 1.564.200 Ohmios y con máximo de 2.612.742,50 Ohmios (entre 20 y 2.000 Ohmios de carga de salida y sin bootstrap).
Para la implementada con 1 bjt + 1 mosfet: su impedancia media es de 1.970.197,33 Ohmios con mínimo de 1.514.500 Ohmios y con máximo de 2.529.919 Ohmios (entre 20 y 2.000 Ohmios de carga de salida y sin bootstrap).
La impedancia media en la nueva opción es marginalmente mejor.
Quien quiera aportar su opinión para enriquecer el tema será bienvenido, ya que no hay mucha base de diseño al respecto.
Saludos
En este camino de búsqueda lo que creo encontrar es:
1) Que la forma empírica de dimensionamiento de ciertos componentes sugerida por Rod Elliott se ajusta bastante bien cuando los valores de hFE de ambos transistores se encuentran en torno a unos 100. Él sugiere que por la resistencia que polariza la base del transistor de salida (el más inferior en los esquemas) debe circular una corriente de entre 10 a 20 veces mayor que la corriente que circula por la base de ese mismo transistor. Personalmente, pude comprobar en las simulaciones que tomando unas 20 veces más de corriente por esa resistencia hace que la variabilidad de corriente de salida con el voltaje de alimentación sea la menor posible (para un rango de voltajes entre los 16 y 27 V aprox.), siempre y cuando los hFE de ambos transistores sean en torno a unos 100. Con otros valores de hFE para ambos transistores, la menor variabilidad de corriente con el voltaje de alimentación no se consigue ya con esas relaciones de entre 10 a 20 (por lo general y hasta ahora probado en simulaciones, hay que aumentarlas bastante por encima de 20, si los hFE son mayores a los 100).
2) Un cambio proporcional hacia valores menores en el hFE del transistor inferior empeora más significativamente el PSRR que el dado con el mismo cambio proporcional pero hacia valores mayores en el hFE
3) Un cambio proporcional hacia valores menores en el hFE del transistor superior empeora más significativamente el PSRR que el dado con el mismo cambio proporcional pero hacia valores mayores en el hFE
4) A altos valores para la resistencia inferior, mayores variaciones de corriente de salida con la temperatura. Posiblemente se incremente el ruido eléctrico también, aunque esto último no lo he simulado.
5) Hay un valor óptimo para la resistencia inferior, para obtener las menores variaciones de corriente de salida con el voltaje de alimentación. Hay que aclarar que con ese valor de resistencia óptima no se logra, simultáneamente, menores variaciones de corriente de salida con la temperatura.
6) Si bien las variaciones de corriente de salida con el voltaje de alimentación y con la temperatura tienen distinto coeficiente de variación (positivo con la alimentación y negativo con la temperatura), son fenómenos que no se compensan directamente por ser de distinta naturaleza. De todos modos, pueden existir mecanismos de compensación indirecta, parcial y momentánea (que dependerá de cada caso específico).
7) Es una etapa que funciona mejor a mayores voltajes de alimentación. El PSRR aumenta con el voltaje de alimentación (en forma muy similar al efecto descripto para el hFE de ambos transistores bjts) y la corriente de salida va creciendo en menores proporciones posteriores en la medida que aplicamos un mayor voltaje de alimentación (esto último sugiere que podemos dimensionar al circuito para un relativo bajo rango de voltaje y finalmente emplearlo para un rango mayor, atendiendo a las limitaciones de los transistores y los componentes externos).
8) En la práctica, es un sistema sensible y da resultados medianamente aceptables por su simpleza.
9) Implementando similares etapas en cascada, se mejora notablemente su desempeño. He comprobado en la práctica hasta un número máximo de tres etapas con más que excelentes resultados (empleando 6 transistores).
Simultáneamente, se me ocurrió contrastar los resultados de esta opción con 2 bjts PNP contra una variante (que no la he visto implementada hasta ahora) compuesta de 1 bjt PNP + 1 mosfet de canal P. Ver figura adjunta.
Lo sorprendente es que la variación de corriente de salida con el voltaje de alimentación es sensiblemente inferior al primer caso: unas 8,89 veces menores aproximadamente con el mismo rango de variación de alimentación y bajo semejante corriente promedio de salida (alrededor de 7,75 mA). Ver curva roja (nueva opción) contra curva verde.
Lo sorprendente, también, es que la variación de corriente de salida con la temperatura es sensiblemente inferior al primer caso: unas 8,25 veces menores aproximadamente con el mismo rango de variación de temperatura y bajo semejante corriente promedio de salida (alrededor de 7,75 mA). Ver curva roja (nueva opción) contra curva verde.
El PSRR es 19,12 dB mayor al primer caso (entre 1,6 Hz y hasta un poquito más de 10 KHz y, todo sin condensadores de bootstrap!!!). A los 160 KHz esa diferencia se reduce a 12,98 dB (lo cual sigue siendo muy bueno!!!). Tendría que hacer el análisis de pequeña señal para ver a qué responde específicamente (en función de qué parámetro externo y/o interno lo podemos predecir).
Cuando comparamos ambos circuitos adicionándoles condensadores de bootstrap en valores crecientes, la respuesta final de ambos tiende a ser semejante. Sólo se diferencian en baja frecuencia, donde la nueva opción requiere de menores capacidades para mejorar el PSRR.
Como característica dinámica de estas dos fuentes de corriente constante puedo decir:
Para la implementada con 2 bjts: su impedancia media es de 1.954.229,04 Ohmios con mínimo de 1.564.200 Ohmios y con máximo de 2.612.742,50 Ohmios (entre 20 y 2.000 Ohmios de carga de salida y sin bootstrap).
Para la implementada con 1 bjt + 1 mosfet: su impedancia media es de 1.970.197,33 Ohmios con mínimo de 1.514.500 Ohmios y con máximo de 2.529.919 Ohmios (entre 20 y 2.000 Ohmios de carga de salida y sin bootstrap).
La impedancia media en la nueva opción es marginalmente mejor.
Quien quiera aportar su opinión para enriquecer el tema será bienvenido, ya que no hay mucha base de diseño al respecto.
Saludos
Última edición:
). Esto hace un PSRR de unos 120,44 dB sobre 1 Ohmio de carga. La simulación arroja 114,46 dB (que si bien no es con las mismas serie), parece que estamos un poquito mejor en la realidad
