Hola amigos, como desde mi patatuz y problemas con el ritmo cardiaco el último año tengo problemas concentrarme por tiempo prolongado en un tema, varío para seguir entrenando mi ordenador biológico entre las 2 orejas y así también me estoy metiendo en el diseño digital, que a la larga es lo que se mete como resultado en un PLD.
Una cosa que me había molestado durante bastante tiempo, probablemente por lo metódico que mi mente con genética alemana requiere, es lo que en inglés llaman el "workflow" o processo de desarrollo, usando por ejemplo el Webpack de Xilinx.
Como estoy metiendome en lo profundo de la electrónica análoga estudiando el curso "Real Analog: Circuit 1", aproveche tiempos de recuperación estudiando los otros cursos ofrecidos a través del sitio de "Diligent" y me encontré con estos 2 tutoriales sobresalientes que entre otras describen en detalle el proceso de un proyecto en el entorno del webpack de Xilinx. "Real Digital - A hands-on approach to digital design"y "Introduction to Diligent Digital Design: From VHDL to FPGAs".
Lo que quiero resaltar es, que el proceso de programar un PLD es, como waltergallego muy bien escribe aquí en el foro, mas que el escribir código en VHDL o Verilog y lograr programar un PLD con el resultado. Es un proceso que requiere sistematizar el proceso para lograr resultados estables y en caso ideal reutilisables. Estos cursos de forma sistemática pasan de introducir el webpack de Xilinx, de generar un circuito usando un esquema dentro del entorno del webpack a la generación automática del código VHDL, para así demostrar que el entrar el código usando el lenguaje VHDL, el que se agrega al entorno del código que se definió al iniciar el proceso relacionado a un proyecto en el Webpack. Todas las iniciaciones relacionadas a la componente seleccionada, etcétera, son generadas por el entorno y el código deseado solo se agrega en el sitio evidente en el código de inicialización automáticamente generado por el webpack.
Luego introduce otros elementos del proceso, hasta que, lo que a mí me faltaba, aunque parezca elemental, el como generar una test bench. Test bench es un archivo que aplica al circuito diseñado los pulsos deseados en las entradas, lo que permite verificar que el circuito diseñado realmente hace lo que era la intención. Y así sigue en el proceso hasta acabar ir aplicando el resultado al PLD seleccionado.
Yo pienso comprarme la placa Nexys™4 Artix-7 FPGA Board de Digilent pues también permite usar el nuevo entorno de Vivado y a condiciones académicas solo cuesta unos 120.- Euros. Es la ventaja de estar jubilado y tener el tiempo para estas investigaciones!
Vale la pena estudiar los cursos ofrecidos en el sitio de Diligentinc.com bajo la ceja "classroom". Ojalá hubiera tenido tales oportunidades cuando visité la universidad aquí en Alemania.
Una cosa que me había molestado durante bastante tiempo, probablemente por lo metódico que mi mente con genética alemana requiere, es lo que en inglés llaman el "workflow" o processo de desarrollo, usando por ejemplo el Webpack de Xilinx.
Como estoy metiendome en lo profundo de la electrónica análoga estudiando el curso "Real Analog: Circuit 1", aproveche tiempos de recuperación estudiando los otros cursos ofrecidos a través del sitio de "Diligent" y me encontré con estos 2 tutoriales sobresalientes que entre otras describen en detalle el proceso de un proyecto en el entorno del webpack de Xilinx. "Real Digital - A hands-on approach to digital design"y "Introduction to Diligent Digital Design: From VHDL to FPGAs".
Lo que quiero resaltar es, que el proceso de programar un PLD es, como waltergallego muy bien escribe aquí en el foro, mas que el escribir código en VHDL o Verilog y lograr programar un PLD con el resultado. Es un proceso que requiere sistematizar el proceso para lograr resultados estables y en caso ideal reutilisables. Estos cursos de forma sistemática pasan de introducir el webpack de Xilinx, de generar un circuito usando un esquema dentro del entorno del webpack a la generación automática del código VHDL, para así demostrar que el entrar el código usando el lenguaje VHDL, el que se agrega al entorno del código que se definió al iniciar el proceso relacionado a un proyecto en el Webpack. Todas las iniciaciones relacionadas a la componente seleccionada, etcétera, son generadas por el entorno y el código deseado solo se agrega en el sitio evidente en el código de inicialización automáticamente generado por el webpack.
Luego introduce otros elementos del proceso, hasta que, lo que a mí me faltaba, aunque parezca elemental, el como generar una test bench. Test bench es un archivo que aplica al circuito diseñado los pulsos deseados en las entradas, lo que permite verificar que el circuito diseñado realmente hace lo que era la intención. Y así sigue en el proceso hasta acabar ir aplicando el resultado al PLD seleccionado.
Yo pienso comprarme la placa Nexys™4 Artix-7 FPGA Board de Digilent pues también permite usar el nuevo entorno de Vivado y a condiciones académicas solo cuesta unos 120.- Euros. Es la ventaja de estar jubilado y tener el tiempo para estas investigaciones!
Vale la pena estudiar los cursos ofrecidos en el sitio de Diligentinc.com bajo la ceja "classroom". Ojalá hubiera tenido tales oportunidades cuando visité la universidad aquí en Alemania.
Última edición:
